

Ejercicios Tema 3:

Soluciones de ejercicios seleccionados


Ejercicio 1

Se dispone de chips de EEPROM de 2Kx8. Realice la ampliación a 8Kx8 manteniendo una señal de selección de chip.


Necesitamos 8Kx8; con chips de 2Kx8 necesitaremos 4 chips

El área de memoria necesita 8k $\rightarrow 2^{13} \rightarrow$ 13 líneas de direcciones

En cada chip tenemos 2K $\rightarrow 2^{11} \rightarrow$ 11 líneas de direcciones



Para seleccionar cada chip, usamos las siguientes dos líneas del bus de direcciones [A12-11] junto a un decodificador 2/4:




Ejercicio 2

Se necesita un bloque de memoria SRAM de 4Kx8, pero únicamente se dispone de dispositivos de 1Kx4. Realice la ampliación requerida de la manera más eficiente e indique el tiempo que se tarda en escribir la totalidad de las posiciones de la memoria ampliada.


Necesitamos $4k \times 8$, disponemos de RAM con $1k \times 4$. Hay que aumentar tanto el ancho de palabra como el número de palabras.

- Para cada palabra necesitamos 2 chips $\Rightarrow 2 \times (1k \times 4) \Rightarrow \underline{1k \times 8}$
- Para obtener todas las palabras necesarias $\Rightarrow 4 \times (1k \times 8) \Rightarrow \underline{8 \text{ chips}}$
 $\searrow \underline{2 \text{ chips}} \nearrow$

En cada palabra se han de seleccionar los dos chips que la forman. Por tanto, el esquema de conexionado será:



Para la selección de cada palabra (2 chips) generamos los \overline{CS}_n con las dos siguientes líneas de direcciones (A_{11-10}) y un decodificador $2/4$, de la siguiente manera:



Como toda la memoria se accede por Bytes, para escribir TODA ella se necesitan solo:

$$8k \times T_{WR} = 8 \times 1024 \times T_{WR} = 8.192 T_{WR} (s)$$

Ejercicio 9

Para un sistema digital basado en un microprocesador genérico de 8 bits, se desea implementar el mapa de memoria funcional de la figura 1.

Se pide:

1. Complete el mapa de memoria funcional indicando las direcciones de principio y fin de cada una de las zonas de memoria.
2. Diseñe el mapa de memoria físico (sobre la figura 1.2), de manera que el número de circuitos integrados sea mínimo. Puede emplear memorias EPROM y RAM de 8 bits de capacidades: 1 Kbytes, 2 Kbytes, 4 Kbytes, 8 Kbytes, 16 Kbytes y 32Kbytes. Debe indicar las direcciones de inicio y fin de cada circuito integrado, su capacidad y el tipo de memoria empleada.

Nota: Las zonas de memoria de usuario y sistema deben estar en circuitos integrados distintos. No es obligatorio que se utilicen todas las posiciones de cada chip, si con ello se consigue reducir el número de circuitos integrados.




Figura 1. Mapa de memoria software.




Figura 2. Mapa de memoria hardware.

Ejercicio 10

En la figura 1 se muestra un diseño de un sistema de memoria, previsto para trabajar con un microprocesador de 8 bits, con una capacidad de direccionamiento de 2Kbytes.





Figura 1

- Suponiendo que siempre está habilitado el decodificador, indique la capacidad de cada uno de los circuitos de memoria, así como la del sistema completo. (5 puntos)

	Capacidad
Circuito 1	$2^5 = 32$ Bytes
Circuito 2	$2^5 = 32$ Bytes
Circuito 3	$2^6 = 64$ Bytes
Circuito 4	$2^7 = 128$ Bytes
Sistema completo	256 Bytes

MPU \rightarrow 2K Bytes
 \downarrow 2"
 Bus de direcciones de A[10-0]

- Se desea incluir el bloque de memoria anterior en el mapa del microprocesador. Añada a la figura 1 los elementos que considere oportunos, para que el sistema de memoria esté ubicado a partir de la dirección 0x400, haciendo uso de decodificación completa. (5 puntos)
- Suponiendo que el sistema de memoria se mapea correctamente a partir de la dirección 0x400, indique qué direcciones del mapa ocupa cada uno de los circuitos de la figura 1. (5 puntos)

	Inicio (Hex)	Fin (Hex)
Circuito 1	0x400	0x41F
Circuito 2	0x420	0x43F
Circuito 3	0x440	0x47F
Circuito 4	0x480	0x4FF

+32 Bytes = +0x020
 " " " " " "
 +64 Bytes = +0x040
 +128 Bytes = +0x080